

This Page Is Inserted by IFW Operations
and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

**As rescanning documents *will not* correct images,
please do not report the images to the
Image Problem Mailbox.**

(54) DATA REPRODUCTION DEVICE AND ORCHESTRAL ACCOMPANIMENT EQUIPMENT

(11) 4-364684 (A) (43) 17.12.1992 (19) JP


(21) Appl. No. 3-140067 (22) 12.6.1991

(71) SANYO ELECTRIC CO LTD (72) ATSURO NISHIGAKI(2)

(51) Int. Cl^s. H04N5/76, G09B15/00, G10K15/04, G11B20/02, G11B20/10, G11B27/10, H04N5/85, H04N5/93

PURPOSE: To reproduce continuously data groups of plural kinds without intermission.

CONSTITUTION: A data read from a CD-ROM by a CD-ROM drive 1 is written in an FIFO memory 3. The read of the data from the FIFO memory 3 is inhibited till a data quantity in the FIFO memory reaches a prescribed quantity. After the data reaches a prescribed quantity, the data read from the FIFO memory 3 is reproduced by a post-stage reproduction section 100. The data written to the FIFO memory 3 is interrupted for a data group retrieval period at changeover of the data group to be reproduced and the reproduction data for this period is supplemented by the data read in advance to the FIFO memory 3.



2: CD-ROM control section, 4: data distribution section,
 5: video expansion section, 6: video display memory, 7:
 display control section, 8: NTSC conversion section, 11,12: D/A
 converter, 15: microphone I/F, 16: microphone, 17,18: amplifier,
 19,20: speaker, 22: program ROM, 23: program RAM,
 24: operation section I/F, 25: timing control section, 26:
 operation section, 200: system control section, a: system
 control part

(54) SCANNING LINE INTERPOLATION DEVICE

(11) 4-364685 (A) (43) 17.12.1992 (19) JP


(21) Appl. No. 3-140217 (22) 12.6.1991

(71) TOSHIBA CORP (72) TOSHIYUKI NAMIOKA

(51) Int. Cl⁵. H04N7/01

PURPOSE: To improve the deterioration in a vertical high frequency component and a rugged sense in an oblique edge.

CONSTITUTION: A delay circuit 101 delays a digital video signal in a rate of a clock signal and delay signal strings $X(-n)$ - $X(n)$ are outputted, and a delay circuit 102 delays a digital video signal for one horizontal period to obtain delay signal strings $Y(-n)$ - $Y(n)$. An oblique difference circuit 103 receives the relevant delay signal strings to obtain an absolute value of each difference signal between picture elements corresponding to the vertical direction and the oblique direction. An oblique direction discrimination circuit 104 discriminates a picture element with strongest correlation from each absolute value. An interpolation picture element is generated in an oblique sum circuit 110 by using the picture element. The oblique difference circuit 103 generates a difference signal between pseudo picture elements by a phase of 0.5 clock to improve the discrimination accuracy. Moreover, a forced vertical sum circuit 109 is provided between the oblique direction discrimination circuit 104 and the oblique sum circuit 110 to obtain a vertical sum interpolation picture element at a vertical edge part and at an area in which discrimination of correlation is unstable forcibly.



105: mis-discrimination prevention detection circuit. 106,107: horizontal edge detection circuit. 108: oblique edge detection circuit. 131: line interpolation signal. a: 1H delay video signal

(54) VIDEO AUDIO MULTIPLEX TRANSMISSION SYSTEM

(11) 4-364686 (A) (43) 17.12.1992 (19) JP


(21) Appl. No. 3-139360 (22) 12.6.1991

(71) TOSHIBA CORP (72) MASAHIKO ONISHI

(51) Int. Cl^s. H04N7/08, H04N5/04, H04N7/093

PURPOSE: To send a video signal and an audio signal in a multiplex way regardless of simple constitution.

CONSTITUTION: A horizontal synchronizing signal detection section 31 of a transmitter D detects a horizontal synchronizing signal in an inputted video signal. Then an audio signal is multiplexed onto a bottom of a horizontal synchronizing signal of a video signal by a multiplexer section 13 synchronously with the detection timing and the obtained signal is sent. On the other hand, a horizontal synchronizing signal detection section 43 of a receiver E detects the horizontal synchronizing signal in the sent signal. Then a demultiplexer section 41 extracts the audio signal multiplexed on the bottom of the horizontal synchronizing signal synchronously with the detection timing. Moreover, a replacement processing section 42 replaces a signal level for the horizontal synchronizing signal period with a prescribed value synchronously with the detection timing by the horizontal synchronizing signal detection section 43 to eliminate the audio signal and to reproduce the video signal.



a: video signal, b: audio signal

(19)日本国特許庁 (JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平4-364685

(43)公開日 平成4年(1992)12月17日

(51)Int.Cl.⁵

H 04 N 7/01

識別記号

庁内整理番号

F I

技術表示箇所

G 9070-5C

審査請求 未請求 請求項の数 4(全 13 頁)

(21)出願番号

特願平3-140217

(22)出願日

平成3年(1991)6月12日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(72)発明者 濱岡 利幸

神奈川県横浜市磯子区新杉田町8番地

株式会社東芝映像メディア技術研究所内


(74)代理人 弁理士 鈴江 武彦

(54)【発明の名称】走査線補間装置

(57)【要約】

【目的】斜めエッジのぎざぎざ感、垂直高域成分の劣化を改善する。

【構成】遅延回路101は、デジタル映像信号を遅延しクロック信号のレートで遅延し遅延信号列 $X(-n)$ ～ $X(n)$ を出力し、遅延回路102は1水平期間されたデジタル映像信号を遅延し遅延信号列 $Y(-n)$ ～ $Y(n)$ を得る。斜め差分回路103は、上記遅延信号列を入力とし、上下方向に対応する画素間及び斜め方向に対応する画素間の各差分信号の絶対値を得る。斜め方向判定回路104は各絶対値から相関の最も強い画素を判定する。この画素を用いて斜め和回路110にて補間画素を作成する。ここで斜め差分回路103は0.5クロック分の位相の疑似的画素な画素間の差分信号を作成し判定精度を上げている。また斜め方向判定回路104と斜め和回路110との間に強制上下間和回路109を設けて、相関判定が不安定な領域や垂直エッジ部では強制的に上下間和の補間画素を得るように制御している。



1

【特許請求の範囲】

【請求項1】所定のクロック信号及び量子化ビット数でサンプリングされたデジタル映像信号を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個（nは自然数）のタップをもち、各タップに第1の遅延信号列を出力する第1の遅延回路と、前記デジタル映像信号のm水平期間遅延信号（mは自然数）を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個のタップをもち、各タップに第2の遅延信号列を出力する第2の遅延回路と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし、上下方向及び斜め方向に対応する画素間の各絶対値差分信号を得る差分手段と、この差分手段から得られた各絶対値差分信号を比較して最も相関の強い対応画素を判定する判定手段と、この判定手段の判定結果を用い、前記第1、第2の遅延信号列のうち前記判定結果に対応する画素同志の和の平均を取り補間信号を得る補間手段とを具備した走査線補間装置において、前記差分手段は、前記判定手段における相関判定精度を向上するために、あるタップ間の差分信号と他のタップ間の差分信号を加算した信号を得、この信号をサンプリングレートの0.5クロック分の位相の画素を擬似的に想定した画素間の差分信号とし、前記判定手段に相関判定要素として追加する手段を具備したことを特徴とする走査線補間装置。

【請求項2】所定のクロック信号及び量子化ビット数でサンプリングされたデジタル映像信号を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個（nは自然数）のタップをもち第1の遅延信号列 $X(-n) \sim X(n)$ を出力する第1の遅延回路と、前記デジタル映像信号の1水平期間遅延信号を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個のタップをもつ第2の遅延信号列 $Y(-n) \sim Y(n)$ を出力する第2の遅延回路と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし、

$$|X(-n) - Y(n)|$$

$$|X(-n+1) - Y(n-1)|$$

•

•

•

$$|X(n-1) - Y(-n+1)|$$

$$|X(n) - Y(-n)|$$

40

の式で示される演算を行い、 $2n+1$ 個のそれぞれの差*

$$||X(m) - Y(-m)|| - |X(-m) - Y(m)|$$

の式で示される演算を行う第1の演算手段と、前記第1

$$||X(m) + Y(-m)|| - |X(-m) + Y(m)||$$

の式で示される演算を行う第2の演算手段と、前記第1の演算手段の出力と前記第2の演算手段の出力を比較し前記第1の演算手段の出力の方が小さい場合には対応画素の加算方向信号Gとして傾き0を出力し、それ以外の場合には画像相関判定信号として加算方向信号Gを出力

50

する手段と、加算方向信号Gに対応した前記第1の遅延信号列と前記第2の遅延信号列の信号に対して

$$(X(G) + Y(-G)) / 2$$

の演算を行い走査線補間信号を発生する補間信号発生手段とを具備したことを特徴とする走査線補間装置。

2

*分絶対値を出力する第1の差分絶対値演算手段と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし

$$|X(1) + X(0) - Y(-1) - Y(0)|$$

の式で示される演算を行う第2の差分絶対値演算手段と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし

$$|X(-1) + X(0) - Y(1) - Y(0)|$$

の式で示される演算を行う第3の差分絶対値演算手段と、前記第1の差分絶対値演算手段の出力と前記第2の差分絶対値演算手段の出力と前記第3の差分絶対値演算手段の出力を入力とし、 $-n$ から n までの画像相関判定出力Gに従い前記第1の遅延信号列と前記第2の遅延信号列に対し、

$$(X(G) + Y(-G)) / 2$$

の演算を行い走査線補間信号を発生する補間信号発生手段とを具備したことを特徴とする走査線補間装置。

【請求項3】所定のクロック信号及び量子化ビット数でサンプリングされたデジタル映像信号を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個（nは自然数）のタップをもち第1の遅延信号列 $X(-n) \sim X(n)$ を出力する第1の遅延回路と、前記デジタル映像信号の1水平期間遅延信号を入力とし前記クロック信号のレートで遅延する $2n+1$ 個のタップをもち第2の遅延信号列 $Y(-n) \sim Y(n)$ を出力する第2の遅延回路と、前記第1の遅延信号列と第2の遅延信号列を入力とし、画像の相関方向判定を行い $-n$ から n までの画像相関判定信号Gを出力する画像相関判定回路と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし、

30



40

の式で示される演算を行って第1の遅延信号列と前記第2の遅延信号列を入力とし、

$$||X(m) + Y(-m)|| - |X(-m) + Y(m)||$$

する手段と、加算方向信号Gに対応した前記第1の遅延信号列と前記第2の遅延信号列の信号に対して

$$(X(G) + Y(-G)) / 2$$

の演算を行い走査線補間信号を発生する補間信号発生手段とを具備したことを特徴とする走査線補間装置。

【請求項4】所定のクロック信号及び量子化ビット数でサンプリングされたデジタル映像信号を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個（nは自然数）のタップをもち第1の遅延信号列X（-n）～X（n）を出力する第1の遅延回路と、前記デジタル映像信号の1水平期間遅延信号を入力とし前記クロック信号のレートで遅延する $2n+1$ 個のタップをもち第2の遅延信号列Y（-n）～Y（n）を出力する第2の遅延回路と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし画像の相関方向判定を行い-nからnまでの画像相関判定を行い加算方向信号Gを出力する画像相関判定回路と、前記デジタル映像信号から水平方向のエッジ成分を検出する第1のエッジ検出回路と、前記1水平期間遅延信号から水平方向のエッジ成分を検出する第2のエッジ検出回路と、前記第1のエッジ検出回路の出力と前記第2のエッジ検出回路の出力と前記加算方向信号Gを入力とし、対応するX（G）の画素及びY（-G）の画素に共にエッジ成分が存在するかどうかを検出する斜めエッジ判定回路と、前記斜めエッジ判定回路の出力が得られなかった場合には加算方向信号Gに傾き0を出力し、得られた場合には画像相関判定信号として加算方向信号Gを出力する強制手段と、前記強制手段からの画像相関判定信号に従い対応する前記第1の遅延信号列と前記第2の遅延信号列に対し、
 $(X(G) + Y(-G)) / 2$

の演算を行い走査線補間信号を発生する補間信号発生手段とを具備したことを特徴とする走査線補間装置。

【発明の詳細な説明】

【0001】

【産業上の利用分野】この発明は、インターレースで送られてくるテレビジョン信号をノンインターレースの信号に変換する順次走査変換回路において、特にフィールド内の走査線からライン補間信号を生成する走査線補間装置に関する。

【0002】

【従来の技術】インターレース方式のテレビジョン信号をノンインターレース方式のテレビジョン信号に変換する順次走査変換回路においては、走査線の補間処理により飛び越し走査で送られてくる信号の間を補間するようになっている。従って、このような順次走査変換回路では、補間ラインの信号を発生するための補間信号発生回路が必要となる。

【0003】動き適応形の順次走査変換回路では、動画時と静画時とで別々の補間信号発生回路をもち、静画時には前フィールドの信号から、動画時には現フィールドの信号から補間信号を作成している。ここで動画モード用の補間信号発生回路について説明すると、従来2度振り方式の回路と上下和問方式の回路を考えられていた。しかし2度振り方式の補間信号発生回路では、折り返し成分が多く残り、特に斜めエッジを持つような信号がぎ

ざざざに表示され不自然感を生じる等の問題を有していた。

【0004】これに対して、上下和問方式の補間信号発生回路では折り返し成分によるぎざざ感の不自然さについてはある程度改善されるが依然不自然さは残り、また垂直の高域成分がかなり減衰してしまうとう問題があった。以上説明したように従来の動画用の走査線補間回路は斜めエッジのぎざざ感あるいは垂直高域成分が減衰するなどの問題点を有していた。

【0005】そこでこの発明は、入力される映像信号の絵柄に適応し、走査線補間を行う画素を斜め方向に切換えることにより、従来問題となっていた斜めエッジのぎざざ感、垂直高域成分の劣化を改善することができる走査線補間装置を提供することを目的とする。

【0006】

【課題を解決するため手段】この発明は、所定のクロック信号及び量子化ビット数でサンプリングされたデジタル映像信号を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個（nは自然数）のタップをもち、各タップに第1の遅延信号列を出力する第1の遅延回路と、

【0007】前記デジタル映像信号のm水平期間遅延信号（mは自然数）を入力とし、前記クロック信号のレートで遅延する $2n+1$ 個のタップをもち、各タップに第2の遅延信号列を出力する第2の遅延回路と、前記第1の遅延信号列と前記第2の遅延信号列を入力とし、上下方向及び斜め方向に対応する画素間の各絶対値差分信号を得る差分手段と、この差分手段から得られた各絶対値差分信号を比較して最も相関の強い対応画素を判定する判定手段と、この判定手段の判定結果を用い、前記第1、第2の遅延信号列のうち前記判定結果に対応する画素同志の和の平均を取り補間信号を得る補間手段とを具備した走査線補間装置において、

【0008】前記差分手段は、前記判定手段における相関判定精度を向上するために、あるタップ間の差分信号と他のタップ間の差分信号を加算した信号を得、この信号をサンプリングレートの0.5クロック分の位相の画素を疑似的に想定した画素間の差分信号とし、前記判定手段に相関判定要素として追加する手段を備える。

【0009】この発明は、また相関の強い画素を判定する判定手段の判定結果を補間手段に与える場合、斜め方向の相関判定を行うのに誤判定を生じやすい画素成分が多く存在する場合には強制的に上下画素間の相関大を示す判定結果に切換える手段を備える。

【0010】またこの発明は、また相関の強い画素を判定する判定手段の判定結果を補間手段に与える場合、垂直高域成分が存在して斜め方向の補間を行ふと画像の斜めエッジがぎざざになり不自然となるような場合には、強制的に上下画素間の相関大を示す判定結果に切換える手段を備える。

【作用】上記の手段により、画像の相間を検出し斜め方向の補間を行う場合、相間判定情報は0.5クロック分の情報があるために相間判定精度がよくなる。また、斜め方向の相間判定に対して不安定となるような領域では上下間の画素の和の平均出力が補間信号として得られるので、動作が安定している。さらに垂直高域成分の劣化がなく、判定ミスによる画質劣化もなく補間信号の品位がよぐなる。

【0012】

【実施例】以下、この発明の実施例を図面を参照して説明する。

【0013】図1はこの発明の一実施例である。入力端子120には、所定のサンプリングクロックでサンプリングされたデジタル映像信号が入力される。デジタル映像信号は、第1の遅延回路101へ導かれる。第1の遅延回路101は、映像信号をサンプリングクロック単位で遅延し、必要とされる多数の第1の遅延信号出力122を発生する。

【0014】入力端子121には1H遅延映像信号が入力される。この映像信号は、さきのデジタル映像信号を1水平期間遅延したものである。この信号は第2の遅延回路102に入力される。第2の遅延回路102は、映像信号をサンプリングクロック単位で遅延し、必要とされる多数の第2の遅延信号出力123を発生する。

【0015】第1と第2の遅延信号出力122と123は、斜め差分回路103に入力される。斜め差分回路103は、第1の遅延信号出力122と第2の遅延信号出力123とから、補間しようとしている画素を中心とする上下および斜め間の差分をとり、多数の斜め差分信号124を出力する。斜め方向判定回路104は、斜め差分回路103から得られた斜め差分信号124を用いて、斜め相間の高い方向を判定し、斜め方向判定信号125を出力する。

【0016】第1の遅延信号出力122は、第1の水平エッジ検出回路106にも入力されている。第1の水平エッジ検出回路106は、第1の遅延信号出力122から水平方向のエッジ成分を検出し、第1の水平エッジ検出信号126を出力する。第2の遅延信号出力123は、第2の水平エッジ検出回路107にも入力されている。第2の水平エッジ検出回路107は、第2の遅延信号出力123から水平方向のエッジ成分を検出し、第2の水平エッジ検出信号127を出力する。

【0017】第1、第2の水平エッジ検出信号126、127は斜め間エッジ検出回路108に入力されている。斜め間エッジ検出回路108は、斜め方向判定信号125により斜め補間する両ラインの画素にエッジがあるかどうかを判定し、もし両方にエッジが合っていない場合には、斜め補間をキャンセルするための第2の強制上下間和信号128を出力する。

【0018】さらに第1の遅延信号出力122は、誤判

定防止検出回路105にも供給されている。誤判定防止検出回路105は、第1の遅延信号出力122及び第2の遅延信号出力123から斜め方向の検出を誤りやすい信号であるかどうかの判定を行い、この判定結果に従い第1の強制上下間和信号129を出力する。

【0019】強制上下間和回路109は、第1と第2の上下間和信号129、128のどちらかが出力されれば、斜め方向判定信号125を強制的に上下間和に切換え、斜め方向信号130を出力する。斜め方向信号130は斜め和回路110に入力される。

【0020】斜め和回路110は、第1の遅延信号出力122及び第2の遅延信号出力123から、斜め方向信号130により斜め相間の高い画素によって斜め方向の平均をとり、ライン補間信号131を得る。以上のような構成によりこの実施例は構成されている。以下、さらに上記のシステムのポイントとなるブロックについて詳細に説明する。図2は、第1の遅延回路101、第2の遅延回路102、斜め差分回路103、及び斜め方向判定回路104の内部構成を含むより詳細なブロック図である。

【0021】図において第1の遅延回路101は、Dタイプフリップフロップ回路201～209が継列に接続された構成のシフトレジスタである。デジタル映像信号を入力とし、それぞれの遅延タップからは第1の遅延信号2-1～2-9を出力する。第2の遅延回路102は、Dタイプフリップフロップ回路211～219が継列に接続された構成のシフトレジスタである。1H遅延デジタル映像信号を入力とし、それぞれの遅延タップからは第2の遅延信号3-1～3-9を出力する。

【0022】斜め差分回路103は、減算器220～226及び加算器227、228で構成されている。フリップフロップ回路203と219の出力は減算器226へ供給され、フリップフロップ回路204と218の出力は減算器225へ供給され、フリップフロップ回路205と217の出力は減算器224へ供給され、フリップフロップ回路206と216の出力は減算器223へ供給され、フリップフロップ回路207と215の出力は減算器222へ供給され、フリップフロップ回路208と214の出力は減算器221へ供給され、フリップフロップ回路209と213の出力は減算器220へ供給されている。減算器222と223の出力は加算器227へ、また減算器223と224の出力は加算器228へ供給されている。

【0023】減算器220～226の出力4-1～4-7は、それぞれ絶対値回路(ABS)231～237へ供給され、加算器227、228の出力4-8、4-9はそれぞれ絶対値回路238、239へ供給される。減算器及び加算器の出力は、それぞれの傾きにおける斜め間の差分信号を表している。差分信号4-1～4-9は、斜め方向判定回路104内の絶対値回路231～2

7

39へそれぞれ導かれる。絶対値回路231～239は、それぞれの差分信号の絶対値をとる。

【0024】図3は現在補間しようとしている画素に対する斜め演算の方向を示している。図に示すように2-3～2-9のノードの画素をX(-3)～X(3)と表し、3～3-9のノードの画素をY(-3)～Y(3)とすると、それぞれ傾きの斜め間差分の絶対値出力信号41～49は、次の式で表される。

$$\begin{aligned} 41 &= |X(-3) - Y(-3)| = \text{傾き } 3 \\ 42 &= |X(-2) - Y(-2)| = \text{傾き } 2 \\ 43 &= |X(-1) - Y(-1)| = \text{傾き } 1 \\ 44 &= |X(0) - Y(0)| = \text{傾き } 0 \\ 45 &= |X(-1) - Y(1)| = \text{傾き } -1 \\ 46 &= |X(-2) - Y(2)| = \text{傾き } -2 \\ 47 &= |X(-3) - Y(3)| = \text{傾き } -3 \\ 48 &= |(X(1) + X(0)) - (Y(-1) + Y(0))| = \text{傾き } 0.5 \\ 49 &= |(X(-1) + X(0)) - (Y(1) + Y(0))| = \text{傾き } -0.5 \end{aligned}$$

【0025】つまり、上記の処理は、斜め差分を検出する場合、サンプリングクロックレートで0.5クロック分の位相の斜め差分出力も持っている。この例では時間軸方向の中心画素の傾きを0として、時間軸方向の両隣の0.5と-0.5である。図2のコンパレータ251は、傾き0.5の斜め差分絶対値信号48と傾き-0.5の斜め差分絶対値信号49との値を比較し比較出力61を出力する。

【0026】コンパレータ252は、傾き1の斜め差分絶対値信号43と傾き0の斜め差分絶対値信号44との値を比較し、比較出力62を出力する。コンパレータ253は、傾き-1の斜め差分絶対値信号45と傾き0の斜め差分絶対値信号44との値を比較し比較出力63を出力する。コンパレータ254は、傾き1の斜め差分絶対値信号43と傾き0.5の斜め差分絶対値信号48との値を比較して比較出力64を出力する。コンパレータ255は、傾き-1の斜め差分絶対値信号45と傾き-0.5の斜め差分絶対値信号49との値を比較し比較出力65を出力する。コンパレータ256は、傾き1の斜め差分絶対値信号43と傾き2の斜め差分絶対値信号42との値を比較し比較出力66を出力する。コンパレータ257は、傾き-1の斜め差分絶対値信号45と傾き-2の斜め差分絶対値信号46との値を比較し比較出力67を出力する。コンパレータ258は、傾き2の斜め差分絶対値信号42と傾き3の斜め差分絶対値信号41との値を比較し比較出力68を出力する。コンパレータ259は、傾き-2の斜め差分絶対値信号46と傾き-3の斜め差分絶対値信号47との値を比較し比較出力69を出力する。各比較出力は、方向判定ゲート270に入力される。

【0027】図4は、各斜め間差分信号の2次元周波数

10

20

特性のヌル点(0点)をプロットしたものである。図において実線が、本来の得たい特性のプロットであり、点線はその周波数特性上の折り返し成分を示している。図を見てあきらかなようにライン間の差分による折り返し成分がかなり多く存在するため簡単には斜めの方向は斜め間の差分を同時に比較しても方向の判別はできない。

【0028】方向判定ゲート270は、比較出力61～69を入力とし、斜めの相関方向を判定する。図5には、方向判定ゲート270の処理の方法を表すフローチャートを示している。

【0029】方向判定ゲート270の処理のは、大きく別けて5つのステップに分けられる。ステップ1では斜め判定の方向を決定している。ステップ2では傾き判定の0(上下間和に対応)を決定している。ステップ3では、傾き判定の1と-1の一部を決定している。ステップ4では、残りの傾き判定1と-1とを決定している。ステップ5では、最終的に傾き2、3、-2、-3を決定している。

【0030】今、図3において、補間画素を原点として、水平方向、垂直方向の軸で分離された4つの象限を考える。傾き0.5、1、2、3は第1と第3象限を結ぶライン(右傾斜)であり、傾き-0.5、-1、-2、-3は第2と第4象限を結ぶライン(左傾斜)であるとする。図5に戻り、ステップ1では比較出力61が得られるが、この結果は傾き-0.5と0.5の画素差分の大小(以下傾きと記した場合は同時にそのラインの画素差分をも意味するものとする)を比較した結果であり、右傾斜、左傾斜のいずれの方向の相関が強いかを見ていることに相当する。右傾斜の相関が強い(傾き0.5が小さい)とすると、傾き0と1の比較結果が判定される。ここで、傾き0の方が小さい場合は、傾き判定は0であるとして判定される。つまり上下間画素の相関が強いということである。逆に傾き1の方が小さいとなると、傾き1の相関が傾き0よりも強いのであるが、さらに傾き2、傾き3が強い可能性もある。そこで、まず傾き0.5と傾き1の比較結果64が判定される。この比較は、傾き1と0とを比較し、傾き1を確認する意味がある。これでも傾き1が小さい場合は、さらに傾き1と2の比較出力66が用いられ、傾き2の相関が強いかどうかの可能性が判定される。傾き1が小さい場合はやはり傾き1を判定結果として導出し、傾き2が小さい場合は、傾き2と3ではどちらが相関が強いかの判定が行われる。このように次々と傾きの判定が行われ、採取的な傾き判定が方向判定ゲート270から得られる。上記の説明は、右傾斜側の傾き判定を説明したが、左傾斜側についても同様に判定される。

【0031】図6は、ステップ1で検出される周波数領域を示している。傾き0.5と傾き-0.5の比較により図(縦の黒線)で示されるような領域に分けられる。

50 ステップ2では、ステップ1で検出された領域に従い、

9

傾き0と1または-1で比較が行われ、図7に示すように傾き0の領域が決定される。

【0032】ステップ3では、傾き0、5と傾き1及び傾き-0、5と傾き-1の比較を行い傾き判定1の一部を決定する。図8にはステップ3における判定後の領域を示す。ステップ4では、傾き1と傾き2及び傾き-1と傾き-2の比較を行い、傾き判定1の残りの部分を決定する。図9には、ステップ4での判定の結果を表している。図9の傾き3での折り返し成分は、傾き判定の1の領域に入っているため、これによる誤判定を防ぐためにステップ3で予め一部の傾き判定1の領域を決定しているのである。

【0033】ステップ5では、傾き2と傾き3及び傾き-2と傾き-3の比較を行い、傾き判定2及び傾き判定3を決定する。図10には最終的な判定結果を示している。以上説明したようなアルゴリズムにより、斜め方向の判定が行われる。このようにすることによりフィールド内の全ての帯域で正確な斜め方向判定が行われ、図2の方向判定ゲート270からは、斜め方向判定信号125が出力される。

【0034】特にこの判定においては、斜め相間検出用の斜め差分出力を、サンプリングレートの0.5クロック分の位相の画素を疑似的に想定してその画素間の差分*

$$| | X(2) - Y(-2) | - | X(-2) - Y(2) | |$$

【0036】図12にはこの演算で抽出される周波数成分を示している。点線で囲まれた部分は、この周波数特性の折り返し成分を示している。この演算は垂直周波数成分として525/4付近の成分をレベル抽出するよう※

$$| (X(2) - Y(-2)) | - | (X(-2) - Y(2)) |$$

【0037】図13には、この演算で抽出される周波数成分を示している。点線で囲まれた部分は、この周波数特性の折り返し成分を示している。この演算では周波数成分として斜め成分の低域から垂直周波数525/8を中心とした成分の抽出を行っている。

【0038】図11のコンバーティ319は、この絶対値回路出力321と絶対値回路出力311とを比較し、その結果で、525/4周辺の成分が大きい場合には、斜め間補間を止めて上下間和の補間を強制的におこなわせる強制上下間和信号129を出力する。これに応じて強制上下間和回路109は、斜め和回路110に対して上下間の画素の和を補間信号とする旨の制御信号を与える。

【0039】斜め方向検出は、図10をみて分かるように525/4を基にして折り返しによる判定方向が不連続となる。このため525/4付近の領域に多くの周波数成分を持つような信号では斜め方向の判定がどちら側にとられるか不安定であり、かつ、方向がどちらにとられるかにより出力される補間信号には大きな差異が生じる。

【0040】従って、斜め方向の信号成分の低域成分

10

*信号を作成している。そしてこの情報を傾き判定の要素として追加しているために、領域判定（傾き決定）が正確になる。このシステムには、さらに特徴的な機能が設けられている。

【0035】図11は、遅延回路101からの出力X(-2)、X(2)、および遅延回路123からの出力Y(-2)、Y(2)が入力される誤判定防止回路105の内部の構成を示すブロック図である。減算器301には、X(2)、Y(-2)が入力される。減算器302には、X(-2)、Y(2)が入力される。加算器312には、X(2)、Y(-2)が入力される。加算器314には、X(-2)、Y(2)が入力される。減算器301の出力は絶対値回路305、減算器302の出力は絶対値回路306に入力され、各絶対値出力は減算器320に入力され、さらにこの出力は絶対値回路310にて絶対値がとられる。加算器312と314の出力は、減算器316に入力されて減算処理され、この結果は絶対値回路318に入力される。そして絶対値回路310と318の出力は、比較器319に入力されて比較される。減算器301、302、絶対値回路305、306、減算器320及び絶対値回路310は、次の式のような演算を行っている。

※になっている。これに対して加算器312、加算器314、減算器320及び絶対値回路318は、次の式のような演算を行っている。

30 と、525/4周辺の信号成分とを比較して525/4周辺の成分が大きい場合には、斜め間補間を止めて上下間和の補間を強制的におこなわせることにより、補間動作の不安定を無くすことができる。

【0041】絵柄適応走査線補間で、斜めの補間を行って特に効果が大きいのは斜め方向にエッジをもつ信号である。斜め方向のエッジ信号は周波数特性上では斜め方向に低域から高域にかけて周波数成分をもっており、一般には低域側に多くのエネルギーを持っている。このため、補間をしたい斜めのエッジ成分と、525/4付近の判定ミスを起こしそうな成分とを区別し、必要な成分のみ斜め間の補間をするようにしている。これにより方向判定が不安定となるような領域では、斜め補間が中止され、この部分での判定方向のふらつきにより画面上に障害が生じるのを防止できる。このシステムには、さらにまた特徴的な機能が付加されている。

【0042】図14には、第1の水平エッジ検出回路106、第2の水平エッジ検出回路107、及び斜め間エッジ検出回路108の内部の構成を示すブロック図を示している。図において、減算器401には、2-1と2-4の信号が入力され差分が取られる。これにより水平

11

高域成分が抽出され、さらに絶対値回路403に入力されて絶対値が取られ、比較器405にて所定値と比較され、第1の水平エッジ検出信号126が得られる。一方、減算器406には、3-1と3-4の信号が入力され差分が取られる。これにより水平高域成分が抽出され、さらに絶対値回路407に入力されて絶対値が取られ、比較器409にて所定値と比較され、第2の水平エッジ検出信号127が得られる。

【0043】斜め間エッジ検出108は、直列接続されたシフトレジスタ411～416とデータセレクタ424、及び直列接続されたシフトレジスタ426～431とセレクタ439を有する。比較器405の出力は、シフトレジスタ411～416群に入力され、各段の出力は、セレクタ424に入力されている。比較器409の出力は、シフトレジスタ426～431群に入力され、各段の出力は、セレクタ439に入力されている。セレクタ424、439は、先の斜め方向判定回路104から供給されている斜め方向判定信号125により制御され、斜めの和をとるところの画素の信号がエッジ成分を持っているかどうかを検出する。つまり、セレクタ424、439から組合せ出力される信号440、441は、アンド回路442に入力され論理積がとられる。上のラインと下のラインの画素列間で斜め和をとるべき信号が、共に水平エッジ成分を持たない場合にのみ第2の強制上下間和信号128を出力することができる。上のラインと下のラインの画素列間で斜め和をとるべき信号が、共に水平エッジ成分をもつことは、斜めエッジが存在することである。また、アンド回路442の一方が1、他方が0ということは共に水平エッジ成分をもたないことであり、垂直方向にエッジを持つことである。

【0044】図15(A)、(B)、(C)は、実際の信号を入力したときに、どのような補間を行なうかどうかを示した図である。図15(A)では斜めのエッジを持つ信号が、正常に補間ラインで斜め補間処理されている。同図(B)は1ラインだけ黒の線が乗っている例である(垂直方向にエッジがある)。この場合は、斜め方向判定信号125は、黒の線の先のほうでは、0Hのラインはずっと白であり画素の相関では白が近いために白で補間される。このような場合は、画素のレベルは近いものの、1Hの信号のエッジ部と0Hの信号の非エッジ部にて補間が行われるため、視覚上不自然なものとなる。上述のように第2の強制上下間和信号128により斜め和をとる画素が共にエッジを持たない場合には、強制的に上下間和にするようにしている。このためにため、同図(C)のようになり、不自然な感じがなくなる。図15(A)に示したような信号では、共にエッジがとられるため、問題なく正常な斜め補間ができる。

【0045】上記したようにこの発明は、(1)斜め相間検出用の斜め差分出力を、サンプリングレートの0.5クロック分の位相の画素を疑似的に想定してその画素

50

12

間の差分信号を作成している。そしてこの情報を傾き判定の要素として追加しているために、領域判定(傾き決定)が正確になる。また回路規模も少なくて実現できる。(2)斜め方向の信号成分の低域成分と、525/4周辺の信号成分とを比較して525/4周辺の成分が大きい場合には、斜め間補間を止めて上下間和の補間を強制的におこなわせることにより、補間動作の不安定を無くしている。(3)斜め和をとる画素が共にエッジを持たない場合には、強制的に上下間和をとり補間のために生じる不自然感を無くしている。

【0046】以上のように、この発明は、少ない回路規模で斜めの相間検出が正確に行われ、不自然な斜め補間や誤り判定によるちらつきも生じることがなく、効果的に斜め方向の補間を行い、順次走査変換することによって生じる斜め線のぎざぎざ感をなくスムーズな映像の順次走査変換を得ることができる。

【0047】なおこの発明は、上記(1)(2)、(3)に述べた特徴ある機能のすべてをの同時にもつ必要はなく、いずれか1つでもシステムに適用すればそれなりの十分な効果を得るものである。また、各図2に示した回路の機能については各種の変形実施例が可能であり、利用する画素の数はこれに限定されるものではなく、傾き0.5に限らず1.5、2.5などの各種の設定も可能である。さらにまた、図11に示した誤判定防止検出回路105の構成例や利用する画素数もこれに限定されるものではない。また図14に示した回路構成についても同様である。

【0048】

【発明の効果】以上説明したようにこの発明は、入力される映像信号の絵柄に適応し、走査線補間を行う画素を斜め方向に切換えることにより、従来問題となっていた斜めエッジのぎざぎざ感、垂直高域成分の劣化を改善することができる。

【図面の簡単な説明】

【図1】この発明の一実施例を示すブロック図。

【図2】図1の回路の一部を詳しく示す回路図。

【図3】図1の回路が画素間差分を得るときの動作を説明するために示した説明図。

【図4】図1の斜め差分回路の特性を示す図。

【図5】図1の斜め方向判定回路の動作を説明するため示した判定動作説明図。

【図6】図1の斜め方向判定回路の第1ステップにおける判定領域を示す説明図。

【図7】図1の斜め方向判定回路の第2ステップにおける判定領域を示す説明図。

【図8】図1の斜め方向判定回路の第3ステップにおける判定領域を示す説明図。

【図9】図1の斜め方向判定回路の第4ステップにおける判定領域を示す説明図。

【図10】図1の斜め方向判定回路の第5ステップにおける判定領域を示す説明図。

13

ける判定領域を示す説明図。

【図11】図1の誤判定防止検出回路の具体例を示す回路図。

【図12】図1の誤判定防止検出回路の動作を説明するために示した周波数特性図。

【図13】同じく図1の誤判定防止検出回路の動作を説明するために示した周波数特性図。

【図14】図1の水平エッジ検出回路および斜め間エッジ検出回路の具体例を示す回路図。


14

【図15】図14の回路の動作を説明するために画素配列例を模式的に示す説明図。


【符号の説明】

101、102…遅延回路、103…斜め差分回路、104…斜め方向判定回路、105…誤判定防止検出回路、106、107…水平エッジ検出回路、108…斜め間エッジ検出回路、109…強制上下間和回路、110…斜め和回路。


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】




【図7】




【図8】




【図9】




〔図10〕




【圖 15】




〔図11〕



【図12】



【図13】



〔図14〕

